LMK61PD0A2-SIAR

Texas Instruments
595-LMK61PD0A2-SIAR
LMK61PD0A2-SIAR

Fabricante:

Descripción:
Generadores de reloj y productos de soporte +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAT

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
6 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 2500   Múltiples: 2500
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:

Precio (USD)

Cantidad Precio unitario
Precio ext.
Envase tipo carrete completo (pedir en múltiplos de 2500)
$10.89 $27,225.00

Embalaje alternativo

N.º de artículo del Fabricante:
Embalaje:
Reel, Cut Tape, MouseReel
Disponibilidad:
En existencias
Precio:
$18.19
Mín.:
1

Producto similar

Texas Instruments LMK61PD0A2-SIAT
Texas Instruments
Generadores de reloj y productos de soporte +/-50 ppm ultra-low jitter pin selecta A A 595-LMK61PD0A2-SIAR

Atributo del producto Valor de atributo Seleccionar atributo
Texas Instruments
Categoría de producto: Generadores de reloj y productos de soporte
RoHS:  
LMK61PD0A2
Reel
Marca: Texas Instruments
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: Not Available
Sensibles a la humedad: Yes
Tipo de producto: Clock Generators
Cantidad de empaque de fábrica: 2500
Subcategoría: Clock & Timer ICs
Nombre comercial: PLLatinum
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

Esta funcionalidad requiere que JavaScript esté habilitado.

USHTS:
8542310030
ECCN:
EAR99

LMK61PD0A2 Low Jitter Differential Oscillators

Texas Instruments LMK61PD0A2 Ultra Low-Jitter Differential Oscillators are a PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in the factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND, or NC (no connect). The output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND, or NC. Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3V ± 5% supply.