AS4C1M16S-7TCNTR

Alliance Memory
913-AS4C1M16S-7TCNTR
AS4C1M16S-7TCNTR

Fabricante:

Descripción:
DRAM 16Mb, 3.3V, 143Mhz 1M x 16 SDRAM

Modelo ECAD:
Descargue Library Loader gratis para convertir este archivo para su herramienta ECAD. Conozca más sobre el modelo ECAD.

Disponibilidad

Existencias:
No en existencias
Plazo de entrega de fábrica:
12 Semanas Tiempo estimado de producción de fábrica.
Mínimo: 1   Múltiples: 1
Precio unitario:
$-.--
Precio ext.:
$-.--
Est. Tarifa:
Empaque:
Envase tipo carrete completo (pedir en múltiplos de 1000)

Precio (USD)

Cantidad Precio unitario
Precio ext.
Cinta cortada / MouseReel™
$2.77 $2.77
$2.59 $25.90
$2.51 $62.75
$2.45 $122.50
$2.40 $240.00
$2.32 $580.00
$2.29 $1,145.00
Envase tipo carrete completo (pedir en múltiplos de 1000)
$2.16 $2,160.00
$2.10 $4,200.00
† $7.00 Se agregará y calculará la tarifa de MouseReel™ en su carrito de compras. Ningún artículo de MouseReel™ se puede cancelar ni devolver.

Atributo del producto Valor de atributo Seleccionar atributo
Alliance Memory
Categoría de producto: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Reel
Cut Tape
MouseReel
Marca: Alliance Memory
País de ensamblaje: Not Available
País de difusión: Not Available
País de origen: TW
Sensibles a la humedad: Yes
Estilo de montaje: SMD/SMT
Tipo de producto: DRAM
Cantidad de empaque de fábrica: 1000
Subcategoría: Memory & Data Storage
Corriente de suministro - Máx.: 70 mA
Productos encontrados:
Para mostrar productos similares, seleccione al menos una casilla de verificación
Seleccione al menos una de las casillas de verificación anteriores para mostrar productos similares en esta categoría.
Atributos seleccionados: 0

CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.